

第5章 最小系统外围电路设计

I have no special talent. I am only passionately curious.

—Albert Einstein

People always fear change. People feared electricity when it was invented, didn't they? People feared coal, they feared gas-powered engines. There will always be ignorance, and ignorance leads to fear. But with time, people will come to accept their silicon masters.

—Bill Gates

从电路设计角度,嵌入式系统硬件是以处理器与存储器为核心,以电子线路连接所有电子元件和接口所形成的器件网络。不同的硬件系统,其对应不同的器件集合以及不同复杂度的电路网络。最小系统是指一个仅具有进入正确执行模式所需最少资源的系统。从硬件角度,最小嵌入式系统硬件包括了嵌入式处理器、片上/片外存储器以及电源供电、复位、时钟等外围辅助电路。通过设计和验证最小系统硬件,可以掌握以特定型号处理器为核心的嵌入式硬件设计方法,并为进一步的功能、接口、总线扩展奠定基础。这类似于快速原型的软件设计思想。结合数字电路知识以及集成电路特性,本章重点阐述供电电路、复位电路以及时钟电路的工作原理与典型设计方法。

5.1 电源电路

5.1.1 电源电路设计方法

1. 基本原理

电源供电电路是嵌入式系统硬件的基本组成,为系统提供一种或多种负载能力的电压输出,其稳定性对整个系统硬件的安全、可靠运行具有重要影响。

通常情况下,嵌入式系统的供电模块大都采用稳定性较高的直流稳压电源电路。一个完整的直流稳压电源是电源变压器、整流电路、滤波电路以及稳压电路等4部分的总成,逻辑结构如图5.1所示。




图5.1 直流稳压电源电路组成

对于交流电(AC)输入,基于电磁感应原理的电源变压器,将初级线圈上输入的交流电压 U_1 变换为次级线圈上的交流电压 U_2 ,初级线圈、次级线圈的圈数分别为 n_1 和 n_2 时,

$U_2 = (n_2/n_1) \times U_1$ 。一般情况下, U_1 为 50Hz、220V 的交流电。在直流-直流的电压变换电路中, 不需使用该类组件。

整流电路主要利用二极管的单向导通特性, 将交流-交流电压变换后的交流输出转换为电流周期性变化的单向脉动直流电(DC), 设计中可采用单相全波整流和单相桥式整流电路。整流电路输出端不接滤波电容时, 单相全波整流和桥式整流电路的输出电压均约为 $0.9U_2$, 二极管的平均电流为整流电路输出电流的一半, 二极管承受的最高反向电压为 $\sqrt{2}U_2$ 。基于这些参数约束, 设计者可选择合适的整流二极管。

滤波电路用于滤除单向脉动电流中的交流成分(纹波电压^①)并形成直流电流输出。该电路主要利用了电容两端电压(或电感中的电流)不能突变的特性, 将电容与负载并联(或电感与负载串联)来滤除整流电路输出电压中的纹波电压。负载电流较小的电路适合于电容滤波, 反之可采用电感滤波。接入滤波电容 C_F (或电感 L_F)后, 该元件将在波峰充电、在波谷放电补偿电压。当 $C_F \geq (3 \sim 5)T/2R$ 时, T 为交流电周期(如 50Hz, 20ms), R 为负载电阻, 电路的输出电 U_F 约为 $1.2U_2$ 。一般应以 $1.2U_2$ 作为输出电压值, 进而反向推算出变压器的匝比。

稳压电路用于消除电网/电池等输入端电压的波动并抵消负载变化对电源的影响, 为系统提供稳定的直流电压。在实际设计中, 稳压电路的设计既可以采用基于二极管、三极管等分立元件的线性稳压电路、开关稳压电路, 也可以采用 78XX、79XX 等三端集成稳压管。

2. 20V 交流-12V 直流电源电路示例



例如, 图 5.2 是一个基于 7812 集成稳压管^[52]所设计的交流 220V 转直流 12V 的电源电路, 最大输出电流 1A。稳压管标号中的 78 表示稳压管输出正电压(79 表示输出负电压)、12 表示输出电压为 +12V, 由此, 可以选择 7805、7912 等型号的稳压管分别建立 +5V、-12V 等电源电路。整流桥由四个整流二极管 1N4001^[53]桥接而成, 将感应的交流电转换为直流电。电容 C_1 和 C_2 组成滤波电路, 其中极性电容 C_1 用于过滤整流输出中的低频纹波电压, 无极性电容 C_2 用于滤除输出中的高频纹波信号; 稳压管输出端的极性电容 C_3 用于储能, 使得输出更加稳定。




图 5.2 220V 交流转 12V 直流电源电路

图 5.2 中, 电容 C_2 、 C_3 和 7812 组成了将直流高电压转至 12V 直流电压的基本直流稳压电路。其中, 7812 稳压管本质上由一组三极管、二极管和电阻构成, 输入电压范围为 14.5~

① 纹波电压是指直流电压中, 因对整流后电压的滤波不彻底或因负载波动所引入的交流成分。

27V,正常输出电压范围11.4~12.6V、输出电流范围5mA~1A,峰值电流、功率分别可达2.2A和15W。在已获得直流电压输出时,降压稳压电路大都可以采用类似的设计方式。实际中,用户还可以在该基本稳压电路的基础上,基于电阻/可调电阻、电容、二极管、三极管、比较器等器件对电路进行扩展,构造出不同电气特性的稳压电路,如恒流型、增强型、输出可调型、高电流电压型、高输出电流短路保护型、负电压输出型、正负电压输出型以及开关型稳压电源电路等。

稳压管的数据手册中会详细描述这些电路组件的具体结构和使用参数,设计时可根据需要进行查阅。

3. 直流升压-降压 SEPIC^① 电源电路示例

首先需要说明的是,单端初级电感变换器SEPIC是一种允许输出电压大于、等于或小于输入电压的DC-DC电路,通过电路开关的占空比来控制输出电压。基本的SEPIC电路一般是采用一个开关三极管(或MOS管)和两个位于不同回路的电感构成的,电路结构如图5.3所示。其中,当开关三极管S导通时, U_i 、 L_1 、S回路和S、 C_1 、 L_2 回路同时导通,两个电感 L_1 和 L_2 同时储能, U_i 和 L_1 的能量通过 C_1 转移到 L_2 ;当三极管截止时, U_i 、 L_1 、 D_1 和负载(C_2 、 R_v)形成回路,同时 L_2 、 D_1 和负载形成回路,此时电源与 L_1 为负载供电,并向 C_1 充电。类似于升压电路,该电路的输入电流平滑,而输出电流则不连续(称之为斩波)。那么,以不同频率控制开关三极管S的导通、截止状态并选择特定参数的元件,就可以以控制电路中电流大小的方式实现输出电压的升降调节。图5.3所示电路的优点是实现简单,但其不足也非常明显,电路本身不能实现S开关的自动控制,且不能保证电路的稳定性和安全性。





图5.3 SEPIC升降压电路



以基于CS5171^[54]稳压管构造的2.7~28V输入、5V输出的SEPIC转换电路为例。CS517X系列集成电路可以看作是对上述SEPIC电路中开关等部分的扩展。芯片内部采用了由电源开关电流产生脉冲宽度调制(PWM)斜坡信号的电流模式控制机制,以固定频率振荡器的脉冲输出打开器件内部的电源开关S,并由PWM比较器将其关闭。

CS5171是频率为280kHz的8引脚高效能电压转换调节器,输入电压范围2.7~30V,最大输出电流1.5A,可以实现升压、降压、反相、正负对称双电源输出等多种功能。芯片的主要引脚包括电源引脚 V_{CC} (-0.3~35V)、循环补偿引脚 V_C (-0.3~6V)、电压反馈输入引脚FB(-0.3~10V)、关闭/同步引脚SS(-0.3~30V)、开关输入引脚 V_{SW} (-0.3~40V)、电源地PGND和模拟地AGND。其中, V_C 是误差放大器的输出,连接一个RC补偿

^① SEPIC: Single Ended Primary Inductor Converter,单端初级电感变换器。

网络,主要用于循环补偿、电流限制以及软启动^①;FB连接到芯片内部正误差放大器的反相输入,与1.276V的参考电压进行比较,当该引脚的电压低于0.4V时,芯片的转换频率降低为正常频率的20%;SS引脚可以将芯片置为低电流模式,或者用于和基准时钟的两倍频同步;V_{sw}是高电流开关引脚,其内部连接到电源开关三极管的集电极。如图5.4和图5.5所示分别为采用CS5171设计的2.7~28V输入/5V输出的SEPIC转换电路和5V输入/12V输出的SEPIC转换电路。




图 5.4 采用 CS5171 的升降压直流电源电路




图 5.5 采用 CS5171 的 5V 转干 12V 电源电路

由数据手册可知,基于CS517X系列芯片可以构造出升压、降压、反相、逆变等不同的电压转换电路,使得嵌入式硬件的设计得以简化。除此之外,面向电池供电电子系统的TI TPS6103X系列升压转换器,可以将1.8~5.5V范围的输入电压转换为最大5.5V的输出电压。较CS517X而言,该器件的优势是具有非常高的能量转换效率,将1.8V输入升压至

① 软启动：通过外部扩展的 RC 电路，可以防止上电启动过程中在 V_C 引脚的高电流冲击，从而也抑制电感电流以防止上升过快。

5V 输出时可以提供 1A 的输出电流。

需要强调的是,多个独立电源的电路中数字电源需先于模拟电源供电。同时,电源电路只是构成嵌入式系统供电电路的一部分,实际中可能需要进行扩展。在诸如电池供电的嵌入式系统设计中,电源电路中通常需要以电源控制数字芯片为核心。电源控制芯片在线检测电池电压、为不同组件提供不同的电压输出,并通过充电控制芯片控制电池的充电过程。在系统运行及电池充电过程中,充电控制芯片保护电池以防止过度放电、过压、过充及过温,保护电池寿命及系统安全。

5.1.2 延伸: 电源管理与低功耗设计

外围电源电路为电子器件提供了正常工作所需的电荷能量。在此基础上,通过对电源电压的动态调节和管理,可以进一步使电子器件运行于不同的工作模式,如开启或关闭某些组件的电源、全速运行或睡眠、待机等低功耗状态。如前所述,性能的优化与芯片的运行电压、时钟频率以及外设能力密切相关。显然,进一步为基础供电电路增加动态电源调节机制,将是优化系统运行性能和能耗的有效手段。

多种供电电源是嵌入式处理器的基本特征之一,用于满足处理器内处理器核、I/O 接口、时钟电路等数字逻辑以及 ADC/DAC、传感器、锁相环等模拟组件的供电要求。针对不同组件管理以及性能优化、功耗管理的需要,处理器内部一般都会集成辅助的(智能)电源控制和管理逻辑单元,可以为片内逻辑提供多种电源供给方案和运行模式。例如,提供内部参考电压(如 VREFINT)、可编程电压检测器(如 PVD),可以监控电源电压变化并进行处理器复位控制等操作;提供线性电压调节器以及电源控制寄存器和状态寄存器,实现软件方式的芯片运行状态管理。



STM32 L1 是意法半导体推出的超低功耗、基于 ARM Cortex-M3 核的高性能 32 位 MCU^[56]。该系列 MCU 采用意法半导体专有的超低泄漏制程,具有创新型自主动态电压调节功能和 5 种低功耗模式,在保证性能的同时扩展了超低功耗的运行机制。与主攻可穿戴设备的 STM32 L0 以及 STM8L 一样,STM32 L1 提供了动态电压调节、超低功耗时钟振荡器、LCD 接口、比较器、DAC 及硬件加密功能。STM32L1xx 处理器的内部供电电路如图 5.6 所示。

在该电路中,各个引脚及电压域(或电压区)具有如下特性。

(1) 当 BOR(欠压复位)有效时,V_{DD}的电压区间为 1.8~3.6V(上电时)或 1.65~3.6V(掉电时),无效时,电压区间为 1.65~3.6V。

(2) V_{DDA}是向 ADC、DAC、上电复位(POR)和掉电复位(PDR)模块、RC 振荡器和锁相环供电的外部模拟电源供电电路,V_{DDA}的电压区间与 V_{DD}相同;当连接 ADC 组件时,V_{DDA}的电压为 1.8V;独立的 A/D 和 DAC 供电电源 V_{DDA}和电源地 V_{SSA}可以被单独滤波,并屏蔽 PCB 噪声,保证转换精度。

(3) V_{REF+}是输入参考电压,在 LQFP144、UFBGA132、LQFP100、UFBGA100 和 TFBGA64 封装时 V_{REF+}和 V_{REF-}是独立引脚,其他封装形式时分别连接到 V_{SSA}和 V_{DDA}。V_{REF+}不同时,ADC 时钟 ADCCLK 的频率不同,如 V_{DDA}=V_{REF+}≥2.4V 时,ADC 全速运行,ADCCLK 为 16MHz,转换速率为 1MSPS,而当 V_{DDA}=V_{REF+}≥1.8V 或 V_{DDA}≠V_{REF+}≥2.4V 时,ADC 中速运行,ADCCLK 为 8MHz,转换速率为 500Ksps。对于 DAC 而言,




图 5.6 STM32 L1 处理器中的多类型供电

$$1.8 \text{ V} \leq V_{\text{REF}+} < V_{\text{DDA}}.$$

(4) V_{LCD} 是 LCD 控制器的供电电压, 区间为 $2.5 \sim 3.6 \text{ V}$ 。需要说明的是, LCD 控制器可以通过 V_{LCD} 引脚进行外部供电, 也可以通过片内的升压转换器电路供电。

(5) V_{CORE} 由内部线性电压调压器产生, 用于向数字外设、片内 SRAM 和 Flash 存储器供电, 其供电区间为 $1.2 \sim 1.8 \text{ V}$, 电压区间由软件控制。

(6) 线性调压器不向待机电路供电。根据全速运行、低功耗、休眠、低功耗休眠、停机以及待机等应用模式, 可将线性调压器设置为主模式(MR)、低功耗模式(LPR)和掉电模式。

表 5-1、表 5-2 分别给出了 STM32 L1 的运行性能与 V_{CORE} 电压的关系, 以及不同电压区间时的功能和性能限制。显然, 从电压区间 1~区间 3, 随着 V_{CORE} 的电压值依次降低, CPU 的频率和性能也逐渐降低。STM32 L1 处理器支持动态的调电压管理操作, 根据应用环境的变化提升或降低 V_{CORE} 的电压值以提升性能或降低功耗。当 V_{CORE} 在区间 1 且 V_{DD} 掉落至 2.0 V 以下时应用程序必须重新配置电源系统, 或者修改 V_{CORE} 区间时需要重新配置该系统。按照参考手册定义, 配置动态调压器区间时要严格遵守以下步骤:

表 5-1 STM32 L1 性能与 V_{CORE} 电压的关系

CPU 性能	电源性能	V_{CORE} 区间	典型电压(V)	最大频率(MHz)		V_{DD} 区间
				1WS	0WS	
高	高	1	1.8	32	16	$1.71 \sim 3.6 \text{ V}$
中	中	2	1.5	16	8	$1.65 \sim 3.6 \text{ V}$
低	低	3	1.2	4.2	2.1	

表 5-2 STM32 L1 不同供电区间的应用限制

V_{DD}	ADC	USB	V_{CORE} 区间	最大 CPU 频率(f_{CPUmax})
1.65~1.8V	不能工作	不能工作	区间 2/区间 3	16MHz(1WS) 8MHz(0WS)
1.8~2.0V	转换速度 500Ksps	不能工作	区间 2/区间 3	16MHz(1WS) 8MHz(0WS)
2.0~2.4V	转换速度 500Ksps	正常	区间 1/区间 2 /区间 3	32MHz(1WS) 16MHz(0WS)
2.4~3.6V	转换速度 1Msps	正常	区间 1/区间 2 /区间 3	32MHz(1WS) 16MHz(0WS)

- (1) 禁止系统时钟，并检查 V_{DD} 电压以确认哪些电压区间是允许的；
- (2) 轮询检查电源控制/状态寄存器 PWR_CSR 寄存器的 VOSF 位，直至为 0；
- (3) 通过设置电源控制寄存器 PWR_CR 中的 VOS[12:11] 位，配置调压区间；
- (4) 轮询检查电源控制寄存器 PWR_CSR 寄存器的 VOSF 位，直至为 0；
- (5) 启动系统时钟。

表 5-3 是 STM32 L1 的 5 种低功耗模式对供电电源、时钟速率、外设资源以及唤醒方式的不同要求，在所有低功耗模式下可以禁止 APB 外设和 DMA 时钟。从上至下，芯片的性能和功耗都逐渐降低。如下具体说明各低功耗模式的特点。

(1) 低功耗运行模式(LP Run mode)：仅当 V_{CORE} 在区间 2 时可以进入该模式；系统时钟频率不超过 f_{MSI} 区间 1；限制启用的外设数量；所有 I/O 引脚保持运行模式时的状态。

(2) 休眠模式(Sleep mode)：Cortex-M3 核停止，外设继续运行；该模式提供了最小的唤醒时间；在 Sleep-now 子模式下，处理器清除所有中断保留位并进入休眠模式，而采用 Sleep-on-exit 子模式时，等待最低优先级的中断退出后再进入休眠模式；所有 I/O 引脚保持运行模式时的状态。

(3) 低功耗休眠模式(LP Sleep mode)：Cortex-M3 核停止，时钟频率受限，运行的外设数量受限，调压器进入低功耗模式，RAM 掉电，Flash 关闭；所有 I/O 引脚保持运行模式时的状态。

(4) 停机模式(Stop mode)：基于结合外设门控时钟的 Cortex-M3 深度睡眠模式， V_{CORE} 电压区的所有时钟停止，PLL(锁相环)、MSI、HSI、HSE RC 振荡器关闭，调压器在低功耗模式运行；内部 Flash 进入低功耗模式(会引入唤醒延迟)，内部 SRAM 和寄存器内容保持；进入该模式前关闭 V_{REFINT} 、BOR、PVD 及温度传感器，可进一步降低功耗；所有 I/O 引脚保持运行模式时的状态。

(5) 待机模式(Standby mode)：基于 Cortex-M3 核的深度睡眠模式， V_{CORE} 电压区电源关闭，除 RTC 寄存器、RTC 备份寄存器和待机电路之外的 SRAM 和寄存器内容全部丢失；需要注意的是，该模式下除复位端、RTC_AF1 引脚(PC13)、使能的 WKUP 引脚 1(PA0) 和 WKUP 引脚 3(PE6) 等之外的其他 I/O 引脚均为高阻抗状态；功耗最低。

另外，在全速运行模式下，也可以通过降低 SYSCLK、HCLK、PCLK1、PCLK2 等系统

表 5-3 STM32 L1 低功耗运行模式

模式名称	进入条件	唤醒方式与延时	V_{CORE} 电压与时钟的影响	V_{DD} 电压与时钟的影响	调压器
低功耗运行模式 (立即休眠或中断退出后休眠)	LPSDSR, LPRUN 以及时钟设置	调压器被设置为主模式(1.8V), 无唤醒延迟	无	无	低功耗模式
休眠模式 (立即休眠或中断退出后休眠)	WFI 指令①	任意中断 无唤醒延迟	CPU 时钟关闭 不影响其他时钟	无	ON
	WFE 指令②	唤醒事件 无唤醒延迟	无	无	
低功耗休眠模式 (立即休眠或中断退出后休眠)	LPSDSR + WFI	任意中断 有唤醒延迟：调压器改变时间 + Flash 唤醒时间	CPU 时钟关闭 Flash 时钟关闭 不影响其他时钟	无	低功耗模式
	LPSDSR + WFI	唤醒事件 有唤醒延迟：同上	无	无	
停机模式	PDDS, LPSDSR + SLEEPDEEP + WFI 或 WFE	任意外部中断 EXTI 有唤醒延迟： MSI RC 唤醒时间 + 调压器改变时间 + Flash 唤醒时间, 约 $7.9\mu s$	所有 V_{CORE} 电压区 时钟关闭	PLL、 HSE、MSI 振荡器关闭	ON 正常模式或低功耗模式(取决于 PWR_CR)
	PDDS + SLEEPDEEP + WFI 或 WFE	WKUP 引脚上升沿、RTC 警报、RTC 唤醒事件、RTC 算改事件、RTC 时间戳事件、NRST 引脚的外部复位、IWDG 复位 有唤醒延迟： V_{REFINT} 开时, 约 $57.2\mu s$; V_{REFINT} 关时, 约 $2.4ms$	所有 V_{CORE} 电压区 时钟关闭	PLL、 HSE、MSI 振荡器关闭	OFF
待机模式					

- ① WFI(Wait For Interrupt)是 ARM 处理器提供的等待中断指令。
 ② WFE(Wait For Event)是 ARM 处理器提供的等待事件指令。

时钟的频率以及关闭当前不用的 APB_x 和 AHB_x 外设来降低系统功耗。

表 5-4 是 PWR_CR 和 PWR_CSR 的寄存器映射及初始值。其中,32 位 PWR_CR 寄存器的低 15 位中定义了低功耗运行模式位 LPRUN、调压区间选择位 VOS[1:0]、快速唤醒位 FWU、超低功耗模式位 ULP、禁止备份写保护位 DBP、可编程电压检测器 PVD 参考值选择位 PLS[2:0]、PVD 使能位 PVDE、清待机标志位 CSBF、清唤醒标志位 CWUF、掉电深度睡眠模式位 PDDS 以及低功耗深度睡眠/睡眠/低功耗运行位 LPSDSR。32 位的 PWR_CSR 寄存器中,低 11 位定义了由软件设置和清除的唤醒引脚使能位 EWUP1~EWUP3、硬件设置的调压器低功耗标志位 REGLPF、调压选择标志位 VOSF、内部参考电压 V_{REFIN} 就绪标志位 VREFINTRDYF、PVD 输出位 PVDO、待机标志位 SBF 以及唤醒标志位 WUF。表 5-5 是各种低功耗模式的功耗典型值。

表 5-4 STM32 L1 电源寄存器

表 5-5 STM32 L15x 低功耗模式的典型功耗对比

模 式	条 件	STM32L15x 典型值
运行模式	代码在 Flash 中运行, 内核供电区间选择 3, 开外设时钟	230 μ A/MHz
	代码在 RAM 中运行, 内核供电区间选择 3, 开外设时钟	186 μ A/MHz
低功耗运行模式	代码在 RAM 中运行, 使用内部 RC(32KHz 的 MSI), 开外设时钟	10.4 μ A
休眠模式	代码在 Flash 中运行, 主时钟频率为 16 MHz, 关所有外设时钟	650 μ A
	代码在 Flash 中运行, 主时钟频率为 16 MHz, 开所有外设时钟	2.5mA
低功耗睡眠模式	代码在 Flash 中运行, 主时钟频率为 32kHz, 内部电源变换器工作在低功耗模式下, 运行一个 32kHz 的定时器	6.1 μ A
停止模式	内部电源变换器工作在低功耗模式下, 关闭低速/高速内部振荡器和高速外部振荡器, 不使能独立看门狗	0.43 μ A w/o RTC 1.3 μ A w/RTC
待机模式	使用低速内部振荡器, 不使能独立看门狗, 关闭 RTC	0.27 μ A
	使能 RTC	1.0 μ A

5.2 复位电路

嵌入式系统上电之后,首先要对必要的寄存器、I/O 接口等资源的值和状态进行初始化,这个过程称为复位。复位后,电路会进入一个预先设置的已知就绪状态。例如,在 ARM 处理器中,PC(R15)寄存器要么初始化为 0x000000,要么在 ARM 内核的 VINITHI 或者 CFGHIVECS 信号配置为高电平时初始化为 0xFFFF0000,表示了中断向量表的位置;在表 5-4 中,PWR_CR、PWR_CSR 寄存器的初值分别设置为 0x00001000 和 0x00000008。又如,表 5-6 给出了 8051 MCU 中各寄存器以及各个 I/O 端口的初始状态。复位操作的目的就是完成上述硬件初始化操作,为系统正常运行做好准备。

表 5-6 8051 MCU 复位后的初始状态

内部寄存器	初始状态	内部寄存器	初始状态
PC	0000H	TCON	00H
ACC	00H	TMON	00H
B	00H	TH0	00H
PSW	00H	TL0	00H
SP	07H	TH1	00H
DPTR	0000H	TL1	00H
P0~P3	FFH	SCON	00H
IP	×××00000B	SBUF	不定
IE	0××00000B	PCON	0×××××××B

本质上,复位是一种基于电路方式实现的硬件操作。复位电路是计算装置硬件电路及其启动过程的基本组成部分,典型的有上电复位、按键复位、硬复位、软复位、(软件)看门狗复位、总线监视复位、检查停止复位、JTAG 复位等多种类型。

5.2.1 上电复位

1. 上电复位基本原理

上电复位(Power-On Reset, POR 或 PORESET)电路是集成电路芯片的重要组成部分。当电源电压达到可以正常工作的阈值电压时,集成电路内部的状态机便开始初始化器件,使整个芯片在上电后的一段时间内进入已知状态,且在完成初始化之前忽略除复位引脚(如有)之外的任何外部信号。

MCU 的 POR 电路可以简化为图 5.7 所示的窗口比较器电路,其中 V_{T1} 是 V_1 端的比较阈值电压、 V_{T2} 是 V_2 端的输入阈值电压^[55]。由图 5.7 所示的电路工作特性可知,当 V_1 端电压高于 V_{T1} 且 V_2 端电压低于 V_{T2} 时就会产生复位信号。 V_{T2} 的值越高,对模拟模块的复位越好,器件的掉电复位功能越灵敏。但是, V_{T2} 的值越高也会导致电压略微降低时的意外复位,即对电压波动的抗干扰性变差。为了防止电路在电压非常短暂、小幅下降时产生复位并导