

# 第3章 总 线

在计算机系统中,需要利用不同的总线将芯片内部的各部件、芯片与芯片、电路板与电路板、计算机与外设、计算机与计算机以及系统与系统连接到一起,实现它们之间的通信。总线是计算机系统重要的组成部分,总线性能的好坏将直接影响计算机系统的性能。正是由于总线在计算机系统中的重要地位,在过去的几十年里,许多计算机系统的设计者对各种总线做了大量的研究工作,设计了许多专用总线,也制定了大量的总线标准。尤其是许多总线标准在计算机系统中得到了广泛的应用。可以认为,没有总线标准也就没有计算机系统。

本章简要介绍一些总线标准。

## 3.1 总线概述

在第1章里,从CPU引脚信号出发形成了最简单的系统总线。考虑到读者未来的工作有可能会遇到在某一总线上扩展内存或接口这类问题,本节将进一步说明总线的定义等有关问题。

### 3.1.1 定义及分类

广义地说,总线就是连接在两个以上数字系统元器件之间的信息通路。从这个意义上讲,微型计算机系统中所使用的芯片内部、元器件之间、插件板卡间乃至系统到外设、系统到系统间的连线均可理解为总线。通常可把总线分为如下几类。

#### 1. 片内总线

顾名思义,片内总线就是集成电路芯片内部各功能元件之间的连接线。这类总线是由芯片设计者实现的。对于本书的读者,将来可能会自己设计SOC(片上系统)芯片。目前已有多个厂家制定了多种片内总线供SOC设计者使用。例如,AMBA总线、Wishbone总线、Avalon总线、CoreConnect总线、OCP总线等都是SOC芯片内部的总线,是设计SOC所不可少的。因此,我们应知道片内总线是重要的,将来应用时可以选用。

#### 2. 元件级总线

元件级总线又称板(卡)内总线,用于实现电路板(卡)内各元器件的连接。元件级总线对读者来说是重要的,因为将来很可能会接受设计一块插在某总线上的电路板(卡)的任务。

在设计一块电路板(卡)时,必然要用板内总线将板内的元器件连接起来。板内总线的驱动能力、总线间的干扰、反射和延时以及总线的电磁兼容性等问题都必须认真考虑,只有这样才能设计出工作可靠的电路板。

#### 3. 内总线

内总线又称系统总线,用于将构成微型计算机的各电路板(卡)连接在一起。

内总线对微型计算机的设计者是非常重要的。如果所设计的系统的内总线性能很差或工作不可靠,则将直接影响所设计的计算机的性能,甚至使整个微型计算机系统不能正常

工作。

从微型计算机问世以来,有许多科学工作者致力于内总线的研究与开发,不同机型(8位机、16位机和32位机)、不同用途、性能不一的内总线标准不断地涌现出来。现在已有的内总线标准已超过100种,有民用级微型计算机内总线标准,有工业级微型计算机内总线标准,也有军用级微型计算机内总线标准。微型计算机系统设计者可以根据用户的需求和系统设计方案选择某一标准总线,也可以自己制定专用内总线。

#### 4. 外总线

外总线又称通信总线,用于实现微型计算机与外设以及微型计算机系统之间的相互连接。从外总线的定义可以看到,其功能是实现微型计算机与外设或者微型计算机系统之间相互通信的。显然,这种总线传送距离比较远,可采用串行方式或并行方式来实现。

同样,从微型计算机问世以来,有许多科学工作者致力于外总线的研究与开发,分别制定的串行和并行的外总线标准有七八十种之多。微型计算机系统设计者可以根据用户的需求和系统设计方案选择某一标准总线用在自己所设计的系统中。

### 3.1.2 采用总线标准的优点

在微型计算机系统中,构成系统的各部分都是通过总线连接到一起的,总线上的各种信号是利用总线进行传递的。在进行计算机系统设计时,必须考虑系统设计的标准化、模块化和系列化,从而设计出高性能的计算机系统。在进行系统设计时,可以考虑采用总线的标准,这样做可以获得一系列的好处。

#### 1. 简化硬、软件的设计

从第1章的图1.1可以看到,从概念上看,一台微型计算机就是由系统总线将其各组成部分连接到一起构成的。当系统总线各信号决定之后,构成微型计算机的各部件,如CPU电路板、ROM电路板、RAM电路板和各种外设所需的接口板便可以单独进行设计。在接口电路板的设计过程中,只与系统总线信号有关,而与其他电路板没有关系,从而使设计得以简化。

另一方面,系统设计的另一种方法称为系统集成。如果采用总线标准,系统集成就很容易实现。例如,要构成一台PC,就可以简单地购买主机箱、电源、主板、显卡、LCD显示器、内存条、硬磁盘、光盘、网卡、声卡及音箱、键盘和鼠标。把上述配件经总线连接到一起,就构成了PC的基本硬件系统。在此基础上,配上操作系统及相关软件,则一台PC就集成成功了。

上述PC的集成全过程只需要几十分钟即可完成。为什么构成这么一套比较复杂的PC系统在这么短的时间里就能完成?这得益于标准化。上述所有部件都有一定标准,当然也包括采用内、外总线的标准化。这就使得构成PC的各种部件,不管它是由哪个厂家生产的,只要遵循所规定的标准,拿来就能用,用起来十分方便。

#### 2. 简化了系统结构

利用总线可以简化微型计算机的系统结构。对于小的、简单的微型计算机系统,根据第1章图1.1可以认为,就是将CPU及构成微型计算机的各部分(ROM、RAM及各种接口)都挂接在系统总线上。对于较为复杂的微型计算机,如PC,同样是将构成PC的各组成部件连接在总线上构成PC。

### **3. 易于系统扩展**

采用总线标准构成的微型计算机,要对其功能进行扩展将是非常容易的。例如,要扩展内存,只要购买适合的内存条(具有标准接口)插在相应的标准槽口上即可。要为PC增加视频卡,只要购买相应总线(PCI、IEEE-1394等)的视频卡插在总线上,配以厂家提供的驱动程序即可工作。

可见,要扩展微型计算机的功能,实现起来十分容易。这是因为总线标准一旦确定,大量的厂家都会依据这一标准生产各种各样的板卡,等待用户选用。因此,采用总线标准使系统扩展易于进行。如果所设计的微型计算机采用自己定义的专用总线,要进行系统扩展时就必须自己从元器件级开始设计电路板卡。从头设计一块电路板则绝非三天两日就能完成。

### **4. 便于调试**

当进行微型计算机系统设计时,由于采用标准的内总线,在某一电路板设计完成进行调试时,可以插到任何具有同样标准内总线的微型计算机上进行调试,这为硬件电路板的调试带来了极大的方便。

### **5. 便于维修**

微型计算机系统是会出现故障的,有了故障就需要对系统进行维修。目前微型计算机系统的维修通常在下面两级上进行。一级维修,又称为部件级维修,要求故障定位达到某一块电路板、某一个部件或者某一个小设备。维修人员将完好的部件更换到系统上,使系统立即恢复正常工作。更换下来的故障部件由用户单位、厂家或专门维修点进行仔细检修,使它再恢复完好,处于冷备份状态。这种维修比较容易,因为部件级的故障定位比较容易。例如,内存扩展卡上的RAM读写不正常是很容易发现并判断出来的。更换一块新的RAM扩展卡也是容易的。同时,一级维修所需维修时间短,有利于提高系统的利用率。

另一种维修称为二级维修。所谓二级维修,主要是更换集成电路芯片及元器件的维修。实现这种维修,要求故障诊断的分辨率要高,要能够确切地指出是哪个部件(或卡)上的哪块芯片或哪个元器件出现故障。若能迅速诊断清楚,更换新的芯片或元器件就很容易做到。但是,二级维修要求诊断到芯片和元器件级,要能够在系统出现故障之后很快地做出判断,找到发生故障的元器件。这就要求系统维护人员有很高的技术素质并掌握一套合理的方法和经验。

在进行一级维修时,若发现某一电路板出现故障,可以到市场去购买任何厂家生产的同一总线标准的电路板更换故障电路板,这样故障立刻可得以排除。若是采用专用总线,则不可能有现成的电路板可以更换。若事先没有备份,维修时就需要从头设计该电路板,那将是一件很麻烦的事。

## **3.2 总线标准**

前面已经提到从微型计算机问世以来,经过诸多科学工作者不懈地努力,现在已制定了大量的内总线标准。作为总线标准,在制定后由某级组织认可,即成为一种标准。本节只简单介绍PC的一些内总线标准。

### 3.2.1 内总线

从 1981 年 PC 问世以来,PC 的发展极为迅速。同时,作为 PC 的重要组成部分的内总线也随 PC 的发展而发展。下面将对 PC 的内总线从低级到高级逐一加以说明。

#### 1. PC/XT 总线

PC/XT 总线是最早期的 PC(以 8088 为 CPU)的系统总线由 62 个插座信号构成,如表 3.1 所示,除了前面提到的 8088 的 20 条地址线 A<sub>0</sub>~A<sub>19</sub>、8 条数据线 D<sub>0</sub>~D<sub>7</sub> 以及内存的读写控制信号 MEMR、MEMW 和接口的读写控制信号 IOW、IOR 外,还包括 6 个中断请求 IRQ<sub>2</sub>~IRQ<sub>7</sub>、3 个 DMA 请求信号 DRQ<sub>1</sub>~DRQ<sub>3</sub>、3 个 DMA 响应信号 DACK<sub>1</sub>~DACK<sub>3</sub> 以及 I/O CH CHK、I/O CH RDY、AEN、RESET 和 OSC 等信号。再就是 ±5V、±12V 电源和地线信号。

表 3.1 PC/XT 总线引脚定义

引脚	信号	引脚	信号
B <sub>1</sub>	GND	A <sub>1</sub>	I/O CH CHK
B <sub>2</sub>	RESET DRV	A <sub>2</sub>	D <sub>7</sub>
B <sub>3</sub>	+5V	A <sub>3</sub>	D <sub>6</sub>
B <sub>4</sub>	IRQ <sub>2</sub>	A <sub>4</sub>	D <sub>5</sub>
B <sub>5</sub>	-5V	A <sub>5</sub>	D <sub>4</sub>
B <sub>6</sub>	DRQ <sub>2</sub>	A <sub>6</sub>	D <sub>3</sub>
B <sub>7</sub>	-12V	A <sub>7</sub>	D <sub>2</sub>
B <sub>8</sub>	<u>CARD SLCTD</u>	A <sub>8</sub>	D <sub>1</sub>
B <sub>9</sub>	+12V	A <sub>9</sub>	D <sub>0</sub>
B <sub>10</sub>	GND	A <sub>10</sub>	<u>I/O CH RDY</u>
B <sub>11</sub>	<u>MEMW</u>	A <sub>11</sub>	AEN
B <sub>12</sub>	<u>MEMR</u>	A <sub>12</sub>	A <sub>19</sub>
B <sub>13</sub>	<u>IOW</u>	A <sub>13</sub>	A <sub>18</sub>
B <sub>14</sub>	<u>IOR</u>	A <sub>14</sub>	A <sub>17</sub>
B <sub>15</sub>	<u>DACK<sub>3</sub></u>	A <sub>15</sub>	A <sub>16</sub>
B <sub>16</sub>	DRQ <sub>3</sub>	A <sub>16</sub>	A <sub>15</sub>
B <sub>17</sub>	<u>DACK<sub>1</sub></u>	A <sub>17</sub>	A <sub>14</sub>
B <sub>18</sub>	DRQ <sub>1</sub>	A <sub>18</sub>	A <sub>13</sub>
B <sub>19</sub>	<u>REFRESH</u>	A <sub>19</sub>	A <sub>12</sub>
B <sub>20</sub>	SYSCLK	A <sub>20</sub>	A <sub>11</sub>
B <sub>21</sub>	IRQ <sub>7</sub>	A <sub>21</sub>	A <sub>10</sub>
B <sub>22</sub>	IRQ <sub>6</sub>	A <sub>22</sub>	A <sub>9</sub>
B <sub>23</sub>	IRQ <sub>5</sub>	A <sub>23</sub>	A <sub>8</sub>
B <sub>24</sub>	IRQ <sub>4</sub>	A <sub>24</sub>	A <sub>7</sub>
B <sub>25</sub>	IRQ <sub>3</sub>	A <sub>25</sub>	A <sub>6</sub>
B <sub>26</sub>	<u>DACK<sub>2</sub></u>	A <sub>26</sub>	A <sub>5</sub>
B <sub>27</sub>	T/C	A <sub>27</sub>	A <sub>4</sub>
B <sub>28</sub>	BALE	A <sub>28</sub>	A <sub>3</sub>
B <sub>29</sub>	+5V	A <sub>29</sub>	A <sub>2</sub>

续表

引脚	信号	引脚	信号
B <sub>30</sub>	OSC	A <sub>30</sub>	A <sub>1</sub>
B <sub>31</sub>	GND	A <sub>31</sub>	A <sub>0</sub>

该总线是一条 8 位内总线,每次利用该总线读写内存或接口,只能传送 8 位数据。同时,总线上的地址线只有 20 条,其寻址内存的范围很小,只有 1MB。由于当时的 CPU 时钟频率只有 4.77MHz,致使这条总线传输速率很慢。另外,该总线上可实现的中断请求、DMA 请求和 DMA 响应的数量也比较少。可见这条总线很低级,仅能满足当时最简单应用的需要。

## 2. ISA 总线

随着技术的发展,1982 年 Intel 公司推出 80286,1984 年 IBM 利用 80286 开发出 PC/AT 微型计算机。作为超级 16 位机的 80286 构成的计算机无法使用原来的 8 位系统总线。于是,IBM 开发了相应的 PC/AT 总线。此后,PC/AT 总线被 IEEE 定为一种内总线标准,这就是 ISA。

ISA 是工业标准总线。它向上兼容更早的 PC/XT 总线,在保留 PC/XT 总线 62 个插座信号的基础上,再扩充另一个 36 个信号的插座构成 ISA 总线,扩充插座的定义如表 3.2 所示。

表 3.2 ISA 总线扩充插座引脚定义

引脚	信号	引脚	信号
D <sub>1</sub>	MEMCS <sub>16</sub>	C <sub>1</sub>	SBHE
D <sub>2</sub>	I/OCS <sub>16</sub>	C <sub>2</sub>	LA <sub>23</sub>
D <sub>3</sub>	IRQ <sub>10</sub>	C <sub>3</sub>	LA <sub>22</sub>
D <sub>4</sub>	IRQ <sub>11</sub>	C <sub>4</sub>	LA <sub>21</sub>
D <sub>5</sub>	IRQ <sub>12</sub>	C <sub>5</sub>	LA <sub>20</sub>
D <sub>6</sub>	IRQ <sub>14</sub>	C <sub>6</sub>	LA <sub>19</sub>
D <sub>7</sub>	IRQ <sub>15</sub>	C <sub>7</sub>	LA <sub>18</sub>
D <sub>8</sub>	DACK <sub>0</sub>	C <sub>8</sub>	LA <sub>17</sub>
D <sub>9</sub>	DRQ <sub>0</sub>	C <sub>9</sub>	SMEMR
D <sub>10</sub>	DACK <sub>5</sub>	C <sub>10</sub>	SMEMW
D <sub>11</sub>	DRQ <sub>5</sub>	C <sub>11</sub>	SD <sub>8</sub>
D <sub>12</sub>	DACK <sub>6</sub>	C <sub>12</sub>	SD <sub>9</sub>
D <sub>13</sub>	DRQ <sub>6</sub>	C <sub>13</sub>	SD <sub>10</sub>
D <sub>14</sub>	DACK <sub>7</sub>	C <sub>14</sub>	SD <sub>11</sub>
D <sub>15</sub>	DRQ <sub>7</sub>	C <sub>15</sub>	SD <sub>12</sub>
D <sub>16</sub>	+5V	C <sub>16</sub>	SD <sub>13</sub>
D <sub>17</sub>	MASTER	C <sub>17</sub>	SD <sub>14</sub>
D <sub>18</sub>	GND	C <sub>18</sub>	SD <sub>15</sub>

ISA 总线主要包括 24 条地址线,可寻址内存地址空间增加到 16MB;16 条数据线;控制总线(内存读写、接口读写、中断请求、中断响应、DMA 请求、DMA 响应等);±5V、±12V 电源、地线等。

ISA 总线新增加了 8 条数据线、4 条地址线、7 个中断请求、4 个 DMA 请求、4 个 DMA 响应等信号,使 ISA 总线成为寻址内存为 16MB 的 16 位总线。

$\overline{SBHE}$ 是系统总线上高字节允许信号,当该信号为低电平时,表示数据线  $SD_8 \sim SD_{15}$  上正在传送数据的高字节。 $\overline{MEMCS_{16}}$ 是存储器 16 位数据选中信号,当该信号有效(低电平)时,表示总线上传送的 16 位数据是内存数据。 $\overline{I/OCS_{16}}$ 是接口 16 位数据选中信号,当该信号有效(低电平)时,表示总线上的传送的 16 位数据是接口数据。在 ISA 总线上, $B_8$  定义为 OWS(零等待状态信号),当该信号为高电平时,通知 CPU 插入等待的时钟周期;而当该信号为低电平时,命令 CPU 无需插入等待的时钟周期。 $\overline{MASTER}$ 是新增的主控信号,总线上的设备利用这个信号可以将自己变成总线的主控器,可以控制整个 ISA 总线完成诸如 DMA 等的数据传送。

另外,新定义了  $\overline{SMEMR}$  和  $\overline{SMEMW}$  内存读写控制信号,它们与 PC/XT 总线上的  $\overline{MEMR}$  和  $\overline{MEMW}$  的区别在于: XT 上的信号用于寻址 1MB 的内存地址空间,而  $\overline{SMEMR}$  和  $\overline{SMEMW}$  则可以寻址整个 16MB 的内存地址空间。

ISA 总线的性能不是很高,它的地址线只有 24 条,故内存寻址空间只有 16MB。它是一条 16 位的总线,总线上的数据线只有 16 条。总线的最高工作频率为 8MHz,其数据最高传送速率只有 16MB/s。这样的总线性能已满足了当时的使用要求,所以在 1984 年之后的十几年里,ISA 总线得到极为广泛的应用,大批厂家以该总线为依据开发了大批的硬件电路板和相应的软件。直到今天在一些工业控制微型计算机系统中仍有使用。

### 3. EISA 总线

上面提到的 ISA 总线对于 16 位 CPU 是很合适的,如 80286、80386 SX 等 CPU。但是,当 80386 DX(32 位 CPU)开发出来之后,ISA 总线就无法适应 32 位 CPU 的性能要求了。为此,不少厂家在这个时期推出多种 32 位的内总线标准,例如 VL 总线、EISA 总线等。在这里稍具影响的就是 EISA(扩展的工业标准结构)总线。

EISA 总线是在 ISA 总线的基础上发展起来的 32 位总线。该总线定义了 32 位地址线和 32 位数据线,以及其他控制信号线、电源线、地线等共 196 个接点。总线传输速率达 33MB/s。该总线利用总线插座与 ISA 总线相兼容,插板插在上层为 ISA 总线信号,将插板插到下层便是 EISA 总线。

尽管 EISA 在性能上比 ISA 要好得多,而且是一条 32 位的总线标准。但是,该标准并未得到广泛的应用,不久它就被新推出的标准 PCI 所取代。鉴于这一原因,这里就不再做更多的说明。

### 4. PCI 总线

PCI(外部设备互连)是 1992 年由 Intel 公司推出的总线标准,该总线具有很好的性能和特点,一经推出立即得到广泛应用。目前的 PC 主板均无一例外地配置了多个 PCI 总线插槽。

#### 1) PCI 总线的特点

PCI 总线是一种不依赖于任何具体 CPU 的局部总线,也就是说它独立于 CPU。限于篇幅,这里只说明 PCI 的一部分特点。

##### (1) 高性能。

PCI 的总线时钟频率为 33MHz/66MHz。而且在进行 64 位数据传送时,其数据传输速

率可达到 528MB/s。这样高的传输速率是此前其他内总线所无法达到的。在 PCI 的插槽上,可以插上 32 位的电路板(卡),也可插上 64 位的电路板(卡),实现两者兼容。目前,PCI 总线时钟频率可达 133MHz,其数据传输速率就更高一些。

(2) 总线设备工作与 CPU 相对独立。

在 CPU 对 PCI 总线上的某设备进行读写时,要读写的数据先传送到缓冲器中,通过 PCI 总线控制器进行缓冲,再由 CPU 处理。当写数据时,CPU 只将数据传送到缓冲器中,由 PCI 总线控制器将数据再写入规定的设备。在此过程中 CPU 完全可以去执行其他操作。可见,PCI 的工作与 CPU 是不同步的,CPU 速度可能很快,而 PCI 相对要慢一些,它们是相对独立的。这一特点就使得 PCI 可以支持各种不同型号的 CPU,具有更长的生命周期。

(3) 即插即用。

即插即用就是在 PCI 总线上的电路板(卡)插在 PCI 总线上立即就可以工作。PCI 总线的这一特点为用户带来了极大的方便。

在此前的总线(如 ISA)上可以插上不同厂家生产的电路板(卡),但不同厂家的电路板(卡)有可能发生地址竞争而无法正常工作,解决的办法就是利用电路板(卡)上的跳线开关来改变地址。在 PCI 总线上就不存在这样的问题,PCI 总线上的接口地址由 PCI 控制器自动配置,不可能发生竞争,所以,电路板(卡)插上就能用。

(4) 支持多主控设备。

接在 PCI 总线上的设备均可以提出总线请求,通过 PCI 管理器中的仲裁机制使该设备成为主控设备,由它来控制 PCI 总线,实现主控设备与从属设备间点对点的数据传输。并且,PCI 总线最多可以支持 10 个设备。

(5) 错误检测及报告。

PCI 总线能够对所传送地址及数据信号进行奇偶校验检测,并通过某些信号线来报告错误的发生。

(6) 两种电压环境。

PCI 总线可以在 5V 电压环境下工作,也可以在 3.3V 电压环境下工作。

2) PCI 总线的信号

(1) PCI 总线引脚信号安排。

PCI 总线定义了两种 PCI 扩展卡及连接器(即主板上的 PCI 插槽):即长卡和短卡。

短卡为 32 位总线而设计,插槽分为 A、B 两边,每边定义 62 个引脚信号,因此短卡共有 124 个引脚。

长卡为 64 位总线而设计,插槽分为 A、B 两边,每边定义 94 个引脚信号。长卡的 A、B 两边每边的前 62 个引脚信号与短卡信号是完全一样的,以便与短卡完全兼容。同时,长卡又单独定义了 A、B 两边的其他各 32 个信号。PCI 总线引脚信号定义如表 3.3 所示。

表 3.3 PCI 总线引脚定义

引脚	信号	引脚	信号
B <sub>1</sub>	-12V	A <sub>1</sub>	TRST
B <sub>2</sub>	TCK	A <sub>2</sub>	+12V

续表

引脚	信号	引脚	信号
B <sub>3</sub>	GND	A <sub>3</sub>	TMS
B <sub>4</sub>	TD <sub>0</sub>	A <sub>4</sub>	TD <sub>1</sub>
B <sub>5</sub>	+5V	A <sub>5</sub>	+5V
B <sub>6</sub>	+5V	A <sub>6</sub>	<u>INTA</u>
B <sub>7</sub>	<u>INTB</u>	A <sub>7</sub>	<u>INTC</u>
B <sub>8</sub>	<u>INTD</u>	A <sub>8</sub>	+5V
B <sub>9</sub>	<u>PRSN</u> <sub>T1</sub>	A <sub>9</sub>	保留
B <sub>10</sub>	保留	A <sub>10</sub>	+5V I/O
B <sub>11</sub>	PRSN <sub>T2</sub>	A <sub>11</sub>	保留
B <sub>12</sub>	KEY 或 GND	A <sub>12</sub>	KEY 或 GND
B <sub>13</sub>	KEY 或 GND	A <sub>13</sub>	KEY 或 GND
B <sub>14</sub>	保留	A <sub>14</sub>	保留
B <sub>15</sub>	GND	A <sub>15</sub>	<u>RST</u>
B <sub>16</sub>	CLK	A <sub>16</sub>	+5V I/O
B <sub>17</sub>	GND	A <sub>17</sub>	<u>GNT</u>
B <sub>18</sub>	<u>REQ</u>	A <sub>18</sub>	GND
B <sub>19</sub>	+5V I/O	A <sub>19</sub>	保留
B <sub>20</sub>	AD <sub>31</sub>	A <sub>20</sub>	AD <sub>30</sub>
B <sub>21</sub>	AD <sub>29</sub>	A <sub>21</sub>	+3.3V
B <sub>22</sub>	GND	A <sub>22</sub>	AD <sub>28</sub>
B <sub>23</sub>	AD <sub>27</sub>	A <sub>23</sub>	AD <sub>26</sub>
B <sub>24</sub>	AD <sub>25</sub>	A <sub>24</sub>	GND
B <sub>25</sub>	+3.3V	A <sub>25</sub>	AD <sub>24</sub>
B <sub>26</sub>	C/ <u>BE</u> <sub>3</sub>	A <sub>26</sub>	IDSEL
B <sub>27</sub>	AD <sub>23</sub>	A <sub>27</sub>	+3.3V
B <sub>28</sub>	GND	A <sub>28</sub>	AD <sub>22</sub>
B <sub>29</sub>	AD <sub>21</sub>	A <sub>29</sub>	AD <sub>20</sub>
B <sub>30</sub>	AD <sub>19</sub>	A <sub>30</sub>	GND
B <sub>31</sub>	+3.3V	A <sub>31</sub>	AD <sub>18</sub>
B <sub>32</sub>	AD <sub>17</sub>	A <sub>32</sub>	AD <sub>16</sub>
B <sub>33</sub>	C/ <u>BE</u> <sub>2</sub>	A <sub>33</sub>	+3.3V
B <sub>34</sub>	GND	A <sub>34</sub>	<u>FRAME</u>
B <sub>35</sub>	<u>IRDY</u>	A <sub>35</sub>	GND
B <sub>36</sub>	+3.3V	A <sub>36</sub>	<u>TRDY</u>
B <sub>37</sub>	<u>DEVSEL</u>	A <sub>37</sub>	GND
B <sub>38</sub>	GND	A <sub>38</sub>	<u>STOP</u>
B <sub>39</sub>	<u>LOCK</u>	A <sub>39</sub>	+3.3V
B <sub>40</sub>	<u>PERR</u>	A <sub>40</sub>	<u>SDONE</u>
B <sub>41</sub>	+3.3V	A <sub>41</sub>	<u>SBO</u>
B <sub>42</sub>	<u>SERR</u>	A <sub>42</sub>	GND
B <sub>43</sub>	+3.3V	A <sub>43</sub>	PAR
B <sub>44</sub>	C/ <u>BE</u> <sub>1</sub>	A <sub>44</sub>	AD <sub>15</sub>

续表

引脚	信号	引脚	信号
B <sub>45</sub>	AD <sub>14</sub>	A <sub>45</sub>	+3.3V
B <sub>46</sub>	GND	A <sub>46</sub>	AD <sub>13</sub>
B <sub>47</sub>	AD <sub>12</sub>	A <sub>47</sub>	AD <sub>11</sub>
B <sub>48</sub>	AD <sub>10</sub>	A <sub>48</sub>	GND
B <sub>49</sub>	GND	A <sub>49</sub>	AD <sub>9</sub>
B <sub>50</sub>	KEY 或 GND	A <sub>50</sub>	KEY 或 GND
B <sub>51</sub>	KEY 或 GND	A <sub>51</sub>	KEY 或 GND
B <sub>52</sub>	AD <sub>8</sub>	A <sub>52</sub>	C/BE <sub>0</sub>
B <sub>53</sub>	AD <sub>7</sub>	A <sub>53</sub>	+3.3V
B <sub>54</sub>	+3.3V	A <sub>54</sub>	AD <sub>6</sub>
B <sub>55</sub>	AD <sub>5</sub>	A <sub>55</sub>	AD <sub>4</sub>
B <sub>56</sub>	AD <sub>3</sub>	A <sub>56</sub>	GND
B <sub>57</sub>	GND	A <sub>57</sub>	AD <sub>2</sub>
B <sub>58</sub>	AD <sub>1</sub>	A <sub>58</sub>	AD <sub>0</sub>
B <sub>59</sub>	+5V I/O	A <sub>59</sub>	+5V I/O
B <sub>60</sub>	ACK <sub>64</sub>	A <sub>60</sub>	REQ <sub>64</sub>
B <sub>61</sub>	+5V	A <sub>61</sub>	+5V
B <sub>62</sub>	+5V KEY	A <sub>62</sub>	+5V KEY
B <sub>63</sub>	保留	A <sub>63</sub>	GND
B <sub>64</sub>	GND	A <sub>64</sub>	C/BE <sub>7</sub>
B <sub>65</sub>	C/BE <sub>6</sub>	A <sub>65</sub>	C/BE <sub>5</sub>
B <sub>66</sub>	C/BE <sub>4</sub>	A <sub>66</sub>	+5V I/O
B <sub>67</sub>	GND	A <sub>67</sub>	PAR <sub>64</sub>
B <sub>68</sub>	AD <sub>63</sub>	A <sub>68</sub>	AD <sub>62</sub>
B <sub>69</sub>	AD <sub>61</sub>	A <sub>69</sub>	GND
B <sub>70</sub>	+5V I/O	A <sub>70</sub>	AD <sub>60</sub>
B <sub>71</sub>	AD <sub>59</sub>	A <sub>71</sub>	AD <sub>58</sub>
B <sub>72</sub>	AD <sub>57</sub>	A <sub>72</sub>	GND
B <sub>73</sub>	GMD	A <sub>73</sub>	AD <sub>56</sub>
B <sub>74</sub>	AD <sub>55</sub>	A <sub>74</sub>	AD <sub>54</sub>
B <sub>75</sub>	AD <sub>53</sub>	A <sub>75</sub>	+5V I/O
B <sub>76</sub>	GND	A <sub>76</sub>	AD <sub>52</sub>
B <sub>77</sub>	AD <sub>51</sub>	A <sub>77</sub>	AD <sub>50</sub>
B <sub>78</sub>	AD <sub>49</sub>	A <sub>78</sub>	GND
B <sub>79</sub>	+5V I/O	A <sub>79</sub>	AD <sub>48</sub>
B <sub>80</sub>	AD <sub>47</sub>	A <sub>80</sub>	AD <sub>46</sub>
B <sub>81</sub>	AD <sub>45</sub>	A <sub>81</sub>	GND
B <sub>82</sub>	GND	A <sub>82</sub>	AD <sub>44</sub>
B <sub>83</sub>	AD <sub>43</sub>	A <sub>83</sub>	AD <sub>42</sub>
B <sub>84</sub>	AD <sub>41</sub>	A <sub>84</sub>	+5V I/O
B <sub>85</sub>	GND	A <sub>85</sub>	AD <sub>40</sub>
B <sub>86</sub>	AD <sub>39</sub>	A <sub>86</sub>	AD <sub>38</sub>

续表

引脚	信号	引脚	信号
B <sub>87</sub>	AD <sub>37</sub>	A <sub>87</sub>	GND
B <sub>88</sub>	+5V I/O	A <sub>88</sub>	AD <sub>36</sub>
B <sub>89</sub>	AD <sub>35</sub>	A <sub>89</sub>	AD <sub>34</sub>
B <sub>90</sub>	AD <sub>33</sub>	A <sub>90</sub>	GND
B <sub>91</sub>	GND	A <sub>91</sub>	AD <sub>32</sub>
B <sub>92</sub>	保留	A <sub>92</sub>	保留
B <sub>93</sub>	保留	A <sub>93</sub>	GND
B <sub>94</sub>	GND	A <sub>94</sub>	保留

(2) PCI 总线信号分类。

PCI 总线信号分为如下几类。

### ① 地址及数据信号

AD<sub>0</sub>~AD<sub>63</sub>是地址/数据信号,为双向三态的时间复用信号,即某一时刻这些信号线上传送的是地址信号,而在另外的时刻这些信号线上传送的是数据信号。

C/BE<sub>0</sub>~C/BE<sub>7</sub>是命令/字节选择信号,是双向三态的时间复用信号。在传送地址期间,这些信号线上传送总线命令。在传送数据期间,它们用来指定 64 位数据中哪个(或哪些)字节有效。

### ② 接口控制信号

FRAME为帧周期信号,为低电平有效的双向三态信号。由当前的主控设备驱动,它有效表示一次总线传输开始并持续。

IRDY是主控设备准备好信号,为低电平有效的双向三态信号。该信号有效表示发起一次传输的设备已准备好,能完成一次数据传送。

TRDY是从属设备准备好信号,为低电平有效的双向三态信号。该信号有效表示从属设备已经做好了完成本次数据传送的准备。

STOP是停止数据传送的信号,为低电平有效的双向三态信号。该信号有效表示从属设备要求主控设备停止当前的数据传送。

LOCK为锁定信号,为低电平有效的双向三态信号。该信号有效表示驱动它的设备需要多次传输才能完成其操作。

IDSEL 为初始设备选择信号,该信号是输入信号。在参数配置读写期间该信号用作片选信号。

DEVSEL为设备选择信号,为低电平有效的双向三态信号。该信号变为低电平时,表示驱动它的设备变为从属设备。

### ③ 仲裁信号

由于 PCI 总线上的设备都有可能成为主控设备来控制总线,实现规定的数据传送。当多个设备同时希望成为主控设备时,就需要进行仲裁,以决定哪个设备能够成为主控设备。

REQ为总线占用请求信号,为低电平有效的三态信号。该信号有效时表示驱动它的设备请求占用总线。

GNT为总线占用允许信号,为低电平有效的三态信号。该信号有效时是向请求占用总