第1章绪论

1.1可编程逻辑器件介绍

1.2FPGA/CPLD设计入门

1.2.1FPGA/CPLD设计的基本方法

1.2.2FPGA/CPLD设计的基本流程

1.3基于可编程技术的计算机系统实验方法

第2章可编程技术初步与实验环境

2.1VHDL基础

2.1.1VHDL简介

2.1.2VHDL语言基础

2.1.3VHDL基本结构

2.1.4VHDL主要功能语句

2.1.5基本VHDL程序分析

2.2Quartus Ⅱ软件入门

2.2.1设计流程

2.2.2Quartus Ⅱ设计输入

2.2.3综合

2.2.4布局布线

2.2.5基于模块的设计

2.2.6仿真

2.2.7时序分析器

2.2.8时序逼近

2.2.9功耗分析

2.2.10编程和配置

2.2.11调试

2.2.12工程改革管理

2.2.13形式验证

2.2.14系统级设计

2.3FPGA实验开发平台简介

2.3.1康芯GW48CP++实验开发系统

2.3.2实验系统的主板结构和使用方法

2.3.3实验系统电路结构图

2.3.4实验系统引脚分配表

2.3.5实验台电路结构选择与引脚锁定方法

第3章可编程技术实验设计

3.1可编程技术基础实验

3.1.1熟悉FPGA软硬件开发环境

3.1.2利用VHDL设计十进制加法计数器

3.1.3利用原理图设计24译码器

3.1.4Altera元器件库宏功能模块

3.1.5元器件自定义与使用

3.1.6利用原理图层次化方法设计1位全加器

3.1.7Quartus Ⅱ的混合输入及层次化设计

3.2可编程技术实验常见问题与解决方法

3.2.1Quartus Ⅱ软件使用常见问题与解决方法

3.2.2“编译”过程常见问题与解决方法

3.2.3“仿真”过程常见问题与解决方法

3.2.4“编程下载”过程常见问题与解决方法

3.2.5“实验台操作”过程常见问题与解决方法

第4章组合逻辑电路实验设计

4.1组合逻辑电路设计方法

4.1.1组合逻辑电路的特点

4.1.2组合逻辑电路的设计方法

4.2基本门电路实验

4.3典型组合电路实验

4.3.1半加器

4.3.2全加器

4.3.3全加/全减器

4.3.4多数表决电路

4.3.5比较电路

4.4可靠性编码电路实验

4.4.1偶校验发生器、检测器电路

4.4.2步进码发生器电路

4.5编、译码及代码转换电路实验

4.5.138线译码器电路

4.5.2余三码编码器电路

4.5.3余三码到8421码转换电路

4.5.4显示译码器电路

第5章时序逻辑电路实验设计

5.1时序逻辑电路设计方法

5.1.1时序逻辑电路的特点

5.1.2时序逻辑电路的表示方法

5.1.3时序逻辑电路的设计方法与步骤

5.2触发器及其功能测试实验

5.2.1基本触发器电路

5.2.2时钟触发器电路

5.3寄存器及其应用实验

5.3.1数据寄存器

5.3.2移位寄存器

5.3.3双向移位寄存器

5.4计数器实验

5.4.1异步模8加1计数器电路

5.4.2异步模6加1计数器电路

5.4.3BCD8421码同步计数器电路

5.4.44位扭环形同步计数器电路

5.4.5模10指定规律同步计数器电路

5.5脉冲信号电路实验

5.5.1序列信号发生器电路

5.5.2序列信号检测器电路

第6章计算机部件实验设计

6.1运算器实验

6.2存储器实验

6.2.1ROM实验

6.2.2RAM实验

6.2.3FIFO实验

6.3时序电路实验

6.4程序计数器与地址寄存器(PC_AR)实验

6.5总线传输实验

第7章计算机组成实验设计

7.1基本模型机系统实验

7.1.1基本模型机系统原理

7.1.2微控制器设计

7.1.3基本模型机系统设计

7.2带移位运算的模型机系统实验

7.3复杂模型机系统实验

第8章基于Nios Ⅱ的SOPC实验设计

8.1SOPC介绍

8.1.1SOPC概念及特点

8.1.2Nios Ⅱ介绍

8.1.3基于Nios Ⅱ的SOPC开发流程

8.2Nios Ⅱ基础实验

8.3基于Nios Ⅱ的电机控制实验

第9章基于FPGA的综合性实验设计

9.1十进制数字频率计

9.2洗衣机控制器

9.3复印机控制器

9.4汽车灯控制器

9.5电风扇控制器

9.6自动售货机控制器

9.7密码锁

9.8智能交通灯控制器

9.9数字电子时钟

9.10IC卡计费器

参考文献