目录

第1章数字逻辑基础

1．1数字逻辑系统

1．1．1数字信号

1．1．2数字波形

1．1．3数字逻辑系统特点

1．2计算机系统

1．2．1计算机系统组成

1．2．2计算机系统抽象层次

1．3数字逻辑及数字电路

1．3．1数字逻辑及应用

1．3．2数字电路及电路设计

1．3．3仿真软件及硬件描述语言

习题1

第2章数制与编码

2．1计数体制

2．1．1十进制数

2．1．2二进制数

2．1．3八进制数和十六进制数

2．1．4数制的转换

2．2带符号数的代码表示

2．2．1机器数与真值

2．2．2原码

2．2．3反码

2．2．4补码

2．2．5机器数的加减运算

2．2．6十进制的补数

2．3数的定点表示与浮点表示 

2．3．1数的定点表示法

2．3．2数的浮点表示法

2．4数码与字符的代码表示

2．4．1十进制数的二进制编码(BCD码)

2．4．2可靠性编码

2．4．3字符编码及字符集

习题2

第3章逻辑代数基础

3．1逻辑代数的基本概念

3．1．1逻辑变量与逻辑函数

3．1．2基本逻辑运算及基本逻辑门

3．2逻辑代数的公理、定理及规则

3．2．1逻辑代数的公理和基本定理

3．2．2逻辑代数的基本规则

3．3逻辑函数的表示方法

3．3．1逻辑函数的基本形式

3．3．2逻辑函数的标准形式

3．3．3逻辑函数表达式的转换

3．4逻辑函数的化简

3．4．1公式法化简

3．4．2卡诺图法化简

3．4．3具有无关项的逻辑函数及其化简

习题3

第4章逻辑门电路

4．1概述

4．2半导体管的开关特性

4．2．1半导体基础

4．2．2PN结及其特性

4．2．3晶体二极管开关特性

4．2．4晶体三极管开关特性

4．2．5MOS管的开关特性

4．3分离元件逻辑门电路

4．3．1与门电路

4．3．2或门电路

4．3．3非门电路

4．3．4与非门电路

4．3．5或非门电路

4．4TTL门电路

4．4．1TTL与非门的电路结构及工作原理

4．4．2TTL与非门的电压传输特性及抗干扰能力

4．4．3TTL与非门的输入特性和输出特性

4．4．4TTL与非门的动态特性

4．5其他类型的TTL门电路

4．5．1集电极开路门(OC门)

4．5．2三态门(TS门、三种状态输出门)

4．6CMOS门电路

4．6．1CMOS反相器

4．6．2CMOS与非门

4．6．3CMOS或非门

4．6．4CMOS三态门

4．6．5CMOS传输门及双向模拟开关

4．7数字逻辑电路符号及集成电路的正确使用

4．7．1逻辑电路符号

4．7．2TTL电路的正确使用

4．7．3CMOS电路的正确使用

习题4

第5章组合逻辑电路

5．1组合逻辑电路的特点

5．2组合逻辑电路的分析与设计

5．2．1分析方法

5．2．2设计方法

5．3编码器

5．3．1二进制编码器

5．3．2二十进制编码器

5．3．3优先编码器

5．4译码器

5．4．1二进制译码器

5．4．2二十进制译码器

5．4．3显示译码器

5．5数据分配器与数据选择器

5．5．1数据分配器

5．5．2数据选择器

5．6加法器

5．6．1一位加法器

5．6．2串行进位加法器

5．6．3超前进位加法器

5．7数值比较器

5．7．1一位数值比较器

5．7．2四位数值比较器

5．8奇偶校验器

5．9利用中规模集成电路进行组合电路设计

5．10组合逻辑电路的竞争与冒险

习题5

第6章集成触发器

6．1基本RS触发器

6．1．1基本RS触发器结构

6．1．2触发器的功能描述方法

6．2电平触发式触发器

6．2．1电平触发式RS触发器

6．2．2电平触发式D触发器

6．2．3电平触发式JK触发器

6．2．4电平触发式T触发器

6．3主从触发式触发器

6．3．1主从RS触发器

6．3．2主从JK触发器

6．4边沿触发式触发器

6．4．1利用传输延迟的边沿触发器

6．4．2维持阻塞D触发器

6．5触发器逻辑功能的转换

6．5．1由D触发器到其他功能触发器的转换

6．5．2由JK触发器到其他功能触发器的转换

习题6

第7章同步时序逻辑电路

7．1时序逻辑电路的特点和描述方法

7．1．1时序逻辑电路的特点

7．1．2时序逻辑电路的表示方法

7．2同步时序逻辑电路的分析

7．3寄存器

7．3．1数码寄存器

7．3．2移位寄存器 

7．4计数器

7．4．1二进制计数器

7．4．2十进制计数器

7．5同步时序逻辑电路的设计

7．5．1设计方法与步骤

7．5．2原始状态图和原始状态表

7．5．3状态化简

7．5．4状态分配

7．5．5同步时序逻辑电路设计举例

习题7

第8章异步时序逻辑电路

8．1脉冲异步时序逻辑电路的分析

8．1．1脉冲异步时序逻辑电路的特点

8．1．2脉冲异步时序逻辑电路的分析步骤及举例

8．2脉冲异步时序逻辑电路的设计

8．2．1脉冲异步时序逻辑电路设计的特点

8．2．2脉冲异步时序逻辑电路的设计步骤及举例

8．3电平异步时序电路的分析

8．3．1电平异步时序电路的特点

8．3．2电平异步时序电路的分析步骤及举例

8．4电平异步时序电路的设计

8．5异步时序电路中的竞争与冒险

8．5．1异步时序电路中的非临界竞争、临界竞争和时序冒险

8．5．2异步时序电路中时序冒险的消除

8．5．3电平异步时序电路的本质冒险

习题8

第9章电路设计的仿真实现

9．1Logisim基础

9．2Logisim组件

9．2．1布线

9．2．2逻辑门组件

9．2．3其他组件

9．3Logisim简单应用

9．3．1Logisim库文件

9．3．2电路的仿真实现

9．4Logisim电路设计

9．4．1组合逻辑电路

9．4．2组合逻辑电路设计

9．4．3时序逻辑电路的分析与设计

习题9

第10章Verilog电路设计

10．1硬件语言与Verilog

10．1．1Verilog语法基础

10．1．2逻辑电路的结构化

10．1．3代码书写的规则

10．2Verilog基础语法

10．2．1信号的值、数字和参数

10．2．2操作符

10．2．3Verilog模块

10．2．4Verilog的并行语句

10．2．5过程语句

10．2．6调试任务与testbench

10．2．7编译指令

10．3Verilog设计练习

10．3．1基础练习

10．3．2同步时序逻辑综合练习

习题10